DAC: ARCHITETTURE DI BASE

Introduzione

Come e' gia' stato evidenziato nel primo capitolo, il DAC genera (in corrispondenza degli istanti di campionamento) i livelli d’ampiezza d’uscita:

dove Aout e' l’ampiezza del segnale d’uscita (tensione, corrente o carica), wn e' il peso corrispondente al bit n-esimo bn , ed N e' il numero di bit. Le architetture di un DAC possono essere distinte in flash e algoritmiche:

• i convertitori flash a fronte di un codice d’ingresso parallelo controllano contemporaneamente un determinato numero di switch che permettono di selezionare dei pesi da sommare.

• i convertitori algoritmici a fronte di un codice d’ingresso seriale controllano i pesi i cui contributi sono accumulati per generare il livello d’ampiezza d’uscita dopo un certo numero di cicli di clock.

I convertitori flash sono veloci ma occupano un’area estesa del chip; i convertitori algoritmici richiedono aree piu' piccole ma sono meno veloci e hanno un throughput piu' basso