CONVERTITORE A/D FLASH - 2

Errori e anomalie nei convertitori Flash

Alcune considerazione devono essere fatte sugli errori e la loro origine che si possono verificare per un'architettura di un convertitore Flash.

Sparkles

Normalmente, le uscite dei comparatori formano una parola digitale con codifica a termometro, per esempio 00011111. Gli errori possono causare un'uscita come 00010111 (cioè, c'è uno zero spurio nel risultato). La presenza di questo zero non voluto nella codifica e' detta "sparkle" (scintilla). Ciò può essere causato dal non perfetto assestamento dell'ingresso o problemi di timing nel comparatore. L'impatto di questo tipo di errore può essere abbastanza grande. I convertitori moderni, come il MAX104, impiegano circuiti di track&hold in ingresso  assieme ad una tecnica di codifica che sopprime i codici sparkle.

Metastabilita'

Quando un'uscita digitale di un comparatore è ambigua (ne "1" ne "0"), l'uscita è definita come metastabile. La metastabilita' può essere ridotta concedendo più tempo per la rigenerazione. La codifica di Grey può anche notevolmente aiutare ad evitare fenomeni di metastabilità in quanto  permette il cambiamento soltanto di un bit alla volta in uscita. Quindi le uscite dei comparatori in primo luogo sono convertite in codifica di Grey e successivamente sono decodificate in binario. Un altro problema accade quando un'uscita metastabile pilota due circuiti distinti. E' possibile che un circuito veda in ingresso un "1" e l'altro circuito veda in ingresso uno "0" Ciò può essere fonte di errori importanti. Per evitare questo, soltanto un circuito dovrebbe ricevere in ingresso un'uscita potenzialmente metastabile.

Dipendenza dalla frequenza del segnale in ingresso

Quando il segnale in ingresso cambia prima che tutti i comparatori completino la loro decisione, le prestazioni dell'ADC sono avversamente deteriorate. L'effetto più serio è la diminuzione del rapporto segnale-rumore più distorsione (SINAD) quando la frequenza del segnale analogico aumenta. I parametro SFDR è un altro buon modo di osservare le prestazioni del convertitore. I " bit effettivi" ottenuti sono una funzione della frequenza del segnale in ingresso. Il SFRD può essere migliorato aggiungendo il circuito di track & hold in ingresso all'ADC particolarmente quando le frequenze in ingresso si avvicinano alla frequenza di Nyquist, come mostrato in figura 2 (presa dal datasheet del MAX104). Dispositivi senza circuiti di track &hold mostrano un significativo calo nel SFDR al crescere della frequenza del segnale di ingresso.

Figura 2. SFDR in funzione della frequenza del segnale in ingresso

Jitter nel clock

Il rapporto segnale-rumore (SNR) è degradato quando c'è jitter nel clock di campionamento. Questa riduzione diventa notevole nei segnali di ingresso ad alte frequenza. Per ottenere conversioni accurate, è necessario fornire all'ADC un clock di campionamento a basso jitter.