|
|
|||
|
IL MICRO 10F320 |
|||
|
|||
Torna all'indice Sessioni--->Architettura del micro 10F320
In figura 1 è riportato lo schema a blocchi
dell’architettura del micro.
Fig. 1: schema a blocchi dell’architettura
del 10F320 Dallo schema a blocchi si evince la struttura del micro a
singolo bus condiviso dalle varie periferiche e dalla CPU nonché la
struttura dell’oscillatore del generatori di tempi e la gestione della
memori Flash.
Il
micro 10F320 è disponibile in due versioni a 8 piedini nei package PDIP
e DFN e a 6 pin nel package SOT-23.
Nella tabella seguente sono illustrate le funzioni
associate ai singoli piedini nel caso di 6 0 8 piedini.
|
|
||
|
|
|||
